电子与信息工程毕业论文:基于FPGA的同步fifo设计与仿真.doc
《电子与信息工程毕业论文:基于FPGA的同步fifo设计与仿真.doc》由会员分享,可在线阅读,更多相关《电子与信息工程毕业论文:基于FPGA的同步fifo设计与仿真.doc(38页珍藏版)》请在温州文客信息科技有限公司上搜索。
1、 本 科 毕 业 设 计 基于 FPGA 的 同步 fifo 设计 与仿真 所在学院 专业班级 电子与信息工程 学生姓名 学号 指导教师 职称 完成日期 年 月 I 摘要 RAM 是一种重要的时序逻辑存储电路,它的逻辑功能是在地址信号的选择下对指定的存储单元进行相应的读写操作。数据读入后,存 储器内的原数据不变;而新数据写入后,原数据自然消失,并为新数据代替。 FIFO 作为 RAM 下面的一种存储器,本身的性能和 RAM 十分地相似。本论文中的同步 FIFO 是指读和写都在一个时钟下工作的存储器。 FIFO 作为一种先进先出的存储器,应用范围广泛,加之现代电子技术的不断发展,信息量越来越大,
2、人们需要对 数据进行快速存储和读取, 尤其体现在大规模的电路设计中,需要较大的存储,实存存储已经无法满足需求,这就需要建立可存储大量数据的虚拟存储空间, 而 FIFO 这种先进先出的结构特点很好地适应了这些要求 。 本文中 同步 FIFO 的对 外接口包括时钟,清零,读请求,写请求,数据输入总线,数据输出总线,空以及满信号。 采用 VerilogHDL 描述语言进行编程,运行成功后在 Quartus开发平台上进行设计仿真。仿真结果显示,本论文设计的同步 FIFO 虽然虚拟存储空间较小,但是程序上可以无限扩展,空满状态的检测方便,虽然程序简单,但体现了设计的灵活性。 关键词:同步; fifo;可
3、编程逻辑器件; FPGA; Verilog 语言 II Abstract RAM is a kind of important temporal logic storage circuit, its logical function in the choice to address signals under specified storage unit for the corresponding reading and writing operation. Data read the original, memory after data within changeless; But new
4、 data writing, the original data, and disappear naturally for new data instead. FIFO as a memory RAM below the performance and RAM, itself very similar. This thesis of synchronous FIFO refers to read and write all in one clock worked under memory. FIFO as an advanced first out memory, wide range of
5、application, together with the modern electronic technology unceasing development, information more and more big, people need to read fast storage and data, especially embodied in large-scale circuit design, need large storage, positive storage cannot meet demand, this need to build can store large
6、amounts of data, and virtual storage space first out this advanced FIFO structural features well adapted to these requirements. In this paper the synchronous FIFO foreign interface including clock, reset, read requests, write request, data input, data output bus, the bus and full signal empty. Using
7、 VerilogHDL describing programming language, after the success of the operation in Quartus development platform design simulation. Simulation results show that, this thesis design synchronous FIFO although virtual storage space on smaller, but the program can be extended unlimitedly, empty full dete
8、cting state of convenient, although procedure is simple, but the reflected design flexibility. Key words: synchronous;fifo; programmable logic device; FPGA; Verilog language III 目录 第 1 章 绪论 . 1 1.1 引言 . 1 1.2 国内外研究现状 . 1 1.3 本论文所做的主要工作 . 2 第 2 章 常用存储器及其原理 . 4 2.1 存储器 . 4 2.1.1 存储器的基本结构 . 4 2.1.2 存储器
9、的基本指标 . 6 2.2 常用的存储器的分类 . 7 2.2.1 RAM . 9 2.2.2 ROM . 9 2.2.3 FIFO. 10 2.3 软 件实现虚拟存储器功能 . 12 第 3 章 基于 FPGA 的同步 FIFO . 16 3.1 各器件介绍 . 16 3.1.1 可编程逻辑器件 . 16 3.1.2 硬件描述语言 VerilogHDL . 16 3.1.3 开发工具简介 . 17 3.2 整体设计方案 . 19 3.2.1 EP1C3T144C8 芯片介绍 . 19 3.2.2 FIFO 接口的设计 . 19 3.3 各种功能模块结果图 . 24 3.3.1 满信号显示 .
10、 24 3.3.2 NRST 低电平时的情况 . 25 3.4 结果仿真图 . 25 第 4 章 调试中错误的解决 . 27 小结 . 28 致谢 . 错误 !未定义书签。 参考文献 . 30 IV 附录 . 31 1 第 1 章 绪论 1.1 引言 早期的电子管、晶体管、中小规模集成电路早已被现在的超大规模集成电路所取代。但是,随着电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担。在社会需求下,数字电路系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。 早期的可编程逻辑器件 (PLD),能够完成各种数字逻辑功能,并且延续了 EEPROM 工艺,实现了 电可擦除、
11、电可改写,其输出结构是可编程的逻辑宏单元,因此具有很强的灵活性,但是过于简单,无法满足较大规模的电路。但是 20 世纪 80 年代, Xilinx 推出的 FPGA 具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。同时又满足了设计者要求的设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实现在线检验等优点,立刻占据了市场。 由于用 FPGA 广泛应用于门阵列、 PLD 和中小规模通用数字集成电路 ,使整个设计更加紧凑、更小巧、灵活、稳定、可靠。把 FIFO 器件集成到其中是替代专用芯片的最 有效的实现方式。常用的 FIFO 是双端口的存储器,其中一个端口用
12、于写入数据,而另一个端口用于读出数据 , 同时对存储器 的 字存储单元进行写入和读出操作。 FIFO 型的存储器由另外的信号线 (或标志 )来指明存储器的内容状态 ,不通过 地址来存取数据。 本文提出了一种用 FPGA 芯片实现同步 FIFO 的设计方案 , 重点强调了设计有效、可靠的握手信号 EMPTY 与 FULL 的方法 , 并给出了其 Verilog 语言实现,同时根据程序给出不同情况下的仿真图。 FIFO(First IN First Out)先进先出电路是一种实现数据先进 先出的存储器件,普遍用作数据缓冲器。 FIFO 的基本单元是寄存器,作为存储器件, FIFO 的存储能力是由其
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
20 文钱
下载 | 加入VIP,畅享折扣下载 |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子 信息 工程 毕业论文 基于 FPGA 同步 fifo 设计 仿真

链接地址:https://www.wenke99.com/p-338266.html